宫 磊


Email: leigong0203@ustc.edu.cn


主要研究方向：FPGA硬件加速系统、人工智能加速器、领域专用计算


宫磊，博士，副教授，硕士研究生导师，CCF分布式计算与系统专委会委员。2019年于中国科学技术大学获得计算机系统结构专业博士学位。主要从事可重构硬件加速系统和神经网络加速器方面的研究工作，近年来基于相关成果在IEEE TCAD、IEEE TPDS、IEEE TC、FPGA、CODES+ISSS、DATE等计算机系统结构方向高水平期刊和会议发表论文20余篇。担任包括ACM TODAES、ACM TRETS、IEEE TCAS等领域内知名Trans.在内的多个期刊审稿人。作为负责人主持国家自然科学基金青年项目、江苏省自然科学基金青年项目、中国科大青年创新重点基金等项目4项。



导师选题：

基于FPGA的大模型加速器软硬件协同优化研究基于FPGA的硬件加速当前已成为提升大模型处理效率的重要手段，其中所涉及的关键问题之一是如何充分利用FPGA的可定制性和神经网络的误差容忍特点进行软硬件协同设计，以获得能够满足应用精度要求的最优硬件定制结果。本课题将算法优化层面的量化剪枝技术与硬件定制协同考虑，面向给定应用在给定FPGA平台上的部署构建和求解相应的软硬件定制搜索空间，在应用精度与硬件开销间进行综合权衡，并以此为基础进行加速器结构定制，通过充分挖掘硬件的可定制特性以期达到特定应用场景下的最优硬件加速效率。
基于高层次综合的稀疏张量加速器定制与优化研究鉴于深度学习领域对高效处理稀疏数据的需求日益增长，本研究基于高层次综合编程方法（HLS）设计一种能够高效利用FPGA并行处理能力的稀疏张量加速器，深入探索基于不同压缩存储格式的各类稀疏张量在FPGA上的定制化存储结构与计算并行方法，在存储格式、稀疏特征、硬件结构间分析构建权衡与定制策略。在此基础上探索上层稀疏张量处理算法到底层加速器的映射策略，实现性能与资源利用率的双重提升。